SPARC: Porovnání verzí
Smazaný obsah Přidaný obsah
m Styl |
m překlepy |
||
Řádek 13:
'''UltraSparc''' je vysoce výkonný, vysoce integrovaný [[procesor]] implementující 64bitovou SPARC V9 [[RISC]] architekturu. Je schopen udržet a realizovat až 4 [[instrukce]] za jeden [[cyklus]], souměrně podle požadavků a podmínek rozvětvení a možností [[cache]] paměti. Z asynchronního hlediska se jedná o hlavní způsob práce jednotky přivádějící instrukce a data do konce spojení (fronty). Instrukce určené k provedení jsou ukládány (v programovém pořadí) v násobné funkční jednotce, realizované paralelně a pro přidaný [[paralelismus]], které může dokončit mimo pořadí.
UltraSparc podporuje 44bitovou virtuální adresaci a 41bitovou fyzickou adresaci prostoru. Jádro instrukční sady bylo rozšířeno o grafické [[instrukce]], které přináší většinou běžné operace spojené s [[2D|
Doba provedení aplikace je závislá na třech faktorech:
Řádek 21:
Průměrný počet cyklů na instrukci záleží na architektuře procesoru a na schopnosti [[kompilátor|kompilátoru]] zvýhodnit hlavní HW nabídky.
Redukování instrukcí záleží na přetížení. UltraSparc mají krátké [[latence|
{| class="wikitable" align=right style="margin-left: 1em;"
Řádek 37:
| 4 ns a rychlejší
|}
Symetrická architektura musí být schopná poskytnout pomalý [[CPI]] bez porušení časového cyklu. Některými z rysů architektury UltraSparc je spojování
===Instrukční cache (I-cache)===
Instrukční cache je 16kB dvoucestná skupina asociovaných [[cache]] s 32B bloky. Cache je fyzicky indexována a obsahuje fyzické [[tagy]] (značky). Skupina je předpovězena jako část z následující položky 13 bity, které se rovnají minimální velikosti stránky. I-cache vrací až 4
===Celočíselná odbavovací jednotka IEU===
Řádek 52:
===Jednotka pro čísla s desetinou čárkou FPU===
Jednotka [[FPU]] je rozdělena do samostatných realizačních jednotek, které procesoru UltraSparc dovolují zpracování a zakončení dvou floatových instrukcí za [[cyklus]]. Vstupní a výstupní data jsou uchovávána v 32bitovém vstupním registru archívů ([[pořadač]]), kde každý vstup může obsahovat 32 bit hodnotu. Většina instrukcí je plně propojena (s předáváním za jeden cyklus), má [[latence|
===Grafická jednotka GRU===
UltraSparc zavádí základní sadu grafických instrukcí, které poskytují rychlou HW podporu pro [[2D|
===Datová cache (D-cache)===
Zapisuje průchodně, tedy bez [[alokace|alokací]] - 16 kB přímé mapování cache s dvěma 16bitovými podbloky na řádek. D-cache je virtuálně indexována a fyzicky označena. Značkou je pole s dvěma úrovněmi, tedy [[aktualizace]] způsobená naplněním řádku není v rozporu s čtením značky pro
{| class="wikitable" align=right style="margin-left: 1em;"
Řádek 91:
|}
===Externí cache ECU===
Hlavní rolí ECU je dosáhnout vhodné minimalizace
Následující tabulka ukazuje na velikost E-cache, kterou každý model UltraSparc podporuje. Velikost řádku E-cache je vždy 64 bytů. UltraSparc používá protokol MOESI (modify, own, exclusive, shared, invalid) udržující spojitost systému.
Řádek 103:
*Binárně kompatibilní se všemi SPARCovskými aplikacemi
*Podporuje multimédia pomocí instrukcí VIS
*Podporuje
**propojení 4 procesorů
**podpora adresářově orientovaného protokolu
Řádek 137:
**data transtation lookaside buffer (dTLB)
*Integer execution unit (IEU) se dvěma aritmeticko-logickými jednotkami
*Load buffer a Store buffer
*16 kB datová cache (D-cache)
*Grafická jednotka (GRU) sestavená ze dvou nezávislých spouštěcích pipelinů
|