Logická úroveň

Pod pojmem logická úroveň v digitální technologii  nejčastěji rozumíme určitou hodnotu elektrického napětí. Pro reprezentaci logické úrovně však mohou sloužit i jiné fyzikální veličiny (úroveň tlaku v pneumatických systémech, světelné energie v optoelektronice).

Digitální signál (binární)

U digitálních, obvykle binárně kódovaných signálů rozlišujeme dvě přípusné úrovně, Vysokou úroveň (H-level a High, H) a Nízkou úroveň (L-level, Low, L).

Napěťové úrovně

V digitální technice je nosičem informace elektrické napětí. Obecně platí, že informace bývají binární kódované, a proto se používají dvě napěťové úrovně. Vysoká úroveň odpovídá téměř napájecímu napětí; Nízká úroveň jako nižší napětí se obvykle blíží 0 voltům (referenční zem, zkrat na GND z angličtiny. zem). Přesné hodnoty napětí se liší v závislosti na typu použitých obvodů (na "rodině" digitální logiky). Nízká napěťová úroveň obvykle reprezentuje logickou nulu, vysoká úroveň logickou jedničku.

Skutečné logické obvody obvykle připouštějí na svých vstupech pro tyto dvě napěťové úrovně poměrně vysoké tolerance. Hodnota V_IL definuje maximální napětí reprezentující nízkou úroveň. Hodnota V_IH definuje minimální napětí reprezentující vysokou úroveň. Mezi VIL a VIH leží zakázané pásmo, ve kterém není logická hodnota jednoznačně určena (na obrázku červeně). Na výstupech logického obvodu je zaručeno pro vysokou úrověn napětí minimálně V_OH, na vstupech je pro vysokou úroveň požadováno napětí minimálně V_IH. Výstupní napětí V_OH je vždy větší než vstupní napětí V_IH, rozdíl V_OH − V_IH zajišťuje provozní odolnost obvodů proti rušení. Podobně u nízké úrovně je maximální výstupní napětí V_OL, maximální vstupní napětí V_IL, odolnost proti rušení je daná rozpětím V_IL − V_OL.

K vyčerpání rezervy tolerancí napěťových úrovní a přechodu do zakázané oblasti může vést několik faktorů. Například výstupní napětí hradla závisí na proudu zátěže a počtu připojených vstupů. Rovněž se mohou uplatnit indukční a kapacitní vazby, nebo vnější zdroje rušení. Dále nevhodná kombinace součástek použitých při výrobě (různé logické rodiny), nebo posun parametrů vedení a optických komponent vlivem tepoloty.

Přechod mezi dvěma logickými úrovněmi musí proběhnout co nejrychleji, označujeme jej jako "hranu signálu" (v grafu znázorněno modře). Pokud spínací hrany nejsou dostatečně ostré, nebo pro potřebu převodu neustále se měnícího (analogového)  signálu na digitální signál, může být použit Schmittův obvod.

=== Standardní logické úrovně === 

obvyklé logické úrovně (ve voltech)

Vstupní úroveň		Výstupní úroveň
Technologie	Nízká (VIL)	Vysoká (VIH)	Nízká (VOL)	Vysoká (V - )
TTL 5V	≤ 0,8	≥ 2,0	≤ 0,4	≥ 2,4
CMOS 5V	≤ 1,5	≥ 3,5	≤ 0,5	≥ 4,44
LVTTL 3.3V	≤ 0,8	≥ 2,0	≤ 0,4	≥ 2,4
CMOS 2.5 V	≤ 0,7	≥ 1,7	≤ 0,2	≥ 2,3
CMOS 1,8 V	≤ 0,7	≥ 1,17	≤ 0,45	≥ 1,2
ECL	≤ -1,4	≥ -1,2	?	?
RS-232(*)	-15 až -3	+3 až +15	-15 až -5	+5 až +15
HTL 10...30V	≤ 0,2 × UB	≥ 0,6 × UB	≈ UB
(*) = negativní logika, d. h. nízká=1, střední=0

Typy logiky

Signály aktivní v nule a v jedničce

Binární signály, které nereprezentují číslicové údaje, ale indikují určitý stav, mohou být "aktivní v nule", nebo "aktivní v jedničce". To znamená, že stav nebo podmínka naznačená jménem signálu je splněna buď při logické úrovni nula nebo jedna.

Signály aktivní v nule se obvykle značí vodorovnou čárou nad jménem. Alternativně se používají třeba hvězdičky nebo lomítka před nebo za jménem signálu. Označení BSP, *BSP nebo /BSP naznačuje, že signál BSP je aktivní v nule.

Tato identifikace signálů jako aktivních v nule nebo v jedničce je závislá na pojmenování. Například označení řídicího vstupu /ena (enable = povolit, aktivní v nule) může být rovnocenné označení dis (disable = zakázat, aktivní v jedničce).

Pozitivní a negativní logika

V tzv. pozitivní logice kóduje na vysoká, úroveň binární hodnotu 1 a nízká úroveň binární hodnotu 0. V negativní logice reprezentuje vysoká úroveň logickou nulu a nízká -úroveň logickou jedničku.

Některé aplikace používají negativní logiku. To je případ V. 24 nebo rozhraní RS-232. Nebo u rozhraní IEC-625 je celý handshaking implementovaný v negativní logici.

Pozitivní a negativní logika je však v digitální technologii pouhou otázkou notace. Pokud je signál místo v pozitivní logice, v negativní logice (nebo naopak), odpovídá to negaci na všech dotčených vstupech a výstupech. Například, mějme hradlo se vstupy A, B a výstupem Y.

$Y=A\wedge B$

Pokud změníme signály na vstupech A, B z pozitivní logiky na negtivní, musíme změnit logickou funkci podle De Morganova pravidla

$Y={\overline {{\overline {A}}\wedge {\overline {B}}}}={\overline {\overline {A}}}\vee {\overline {\overline {B}}}=A\vee B$

Z hradel AND pro pozitivní logiku se staly hradla OR pro negativní logiku.

Literatura

• JEDEC/EIA: JESD8-C.01: Interface Standard for Nominal 3 V/3.3 V Supply Digital Integrated Circuits. EIA, r.v. 2007. (Anglicky, standard LVTTL 3,3 V)
• JEDEC/EIA: JESD8-5A.01: 2.5V ± 0.2V (Normal Range), and 1.8V to 2.7V (Wide Range) Power Supply Voltage and Interface Standard for Nonterminated Digital Integrated Circuit. EIA, r.v. 2007. (Anglicky standard pro CMOS 2,5 V)
• JEDEC/EIA: JESD8-7A: 1.8V ± 0.15V (Normal Range), and 1.2V - 1.95V (Wide Range) Power Supply Voltage and Interface Standard for Nonterminated Digital Integrated Circuit. EIA, ó.O. 2006. (Anglicky, standard pro CMOS 1,8 V)