PA-RISC: Porovnání verzí

Koncem 80. let 20. století sestavila firma [[Hewlett-Packard|HP]] čtyři řady počítačů pracujících na různých [[CISC]] procesorech. Série ''[[HP VECTRA]]'', vyráběná od roku [[1986]], byla osazena procesory [[Intel 80286|Intel i286]]. Všechny ostatní modely využívaly [[CPU]] jiného výrobce. Mezi nimi byly modely ''HP Série 200'' ([[1981]]) a ''HP 9000 Série 300'' ([[1985]]) založené na [[procesor]]u [[Motorola 68000]]. (Po převzetí [[Apollo Computer]] v roce [[1989]] byla sestavena další série založená na M68000 označena ''HP Apollo 9000 Série 400'' ([[1990]])).

Nejbližší samostatná konstrukční řada byla série HP 300 ([[1978]]), integrovaný [[multiuživatelský počítač]], který byl založen na ''[[Silicon on sapphire]]'' (SoS, „[[křemík]] na [[safír]]u“) a operačnímu systému ''[[Amigo/300]]''. Také první konstrukční řada ''HP série 3000'' (1972) se zakládala na SoS a operačním systému [[MPE]]. Konečná verze byl model ''HP 9000 Série 500'' (1982), který byl použit u minipočítačů, který využíval (16 a 32 - bitový) [[FOCUS CPU]] vlastní výroby. Všechny HP systémy nepodporující procesory Intel byli díky novému PA-RISC-Procesoru v roce [[1988]] sjednoceny na stejný desing.

Zajímavou vlastností řady PA-RISC je, že většina jeho generací nemá žádnou [[cache]] druhé úrovně (L2). Místo toho je užívána velká cache první úrovně (L1). Dříve se jednalo o oddělené čipy připojené ke sběrnici, nyní bývá tato paměť integrována do procesoru. Pouze PA-7100LC a PA-7300LC měly  [[Cache|vyrovnávací pamětpaměti]]i druhé úrovně. Další inovace PA-RISC proběhla přidáním vektorových instrukcí ([[SIMD]]) ve formě [[MAX]], které byli poprvé použity ve verzi PA-7100LC.

V roce [[1996]] došlo k dalšímu vylepšení návrhu, nová architektura PA-RISC 2.0 byla již plně 64-[[bit]]ová. Prvním produktem této řady byl PA-8000, který obsahoval deset funkčních jednotek a aktivní proudový systém zpracování dat ([[pipelining]] system). Další změnou bylo rozdělení cache pro instrukce na části podle toho, zda jednotlivé instrukce požadují dlouhé nebo krátké časy na dokončení úlohy.

Model ''PA-8500'' obsahoval cache přímo v hlavním čipu, jednalo se o 1,5  [[Megabyte|MB]] cache L1 (1. úrovně), tím došlo k velkému nárůstu výkonu. S uvedením modelu došlo i k vylepšení [[Runway sběrnice]] o implementaci [[DDR RAMSDRAM|DDR]], což umožnilo přistupovat do paměti rychlostí až 2GB/s. Jeho ''[[BHT]]'' (''branch history table'') se zdvojnásobila na velikost 2048 položek a ''[[TLB]]'' (''translation lookaside buffer'') se zvětšil ze 120 na 160 položek.

Model ''PA-8600'' je přetaktovaná verze PA-8500 s mechanismem vyprazdňování kvazi-[[LRU]] instrukční cache (''quasi-LRU instruction cache eviction policy''). Model ''PA-8700'' je taktován ještě rychleji než verze PA-8600, od které se liší pouze 2,25 MB [[L1]] cache. Také byla vylepšen mechanismus vyprazdňování kvazi-[[LRU]] instrukční cache a mechanismus předčasného načítání dat (''data prefetch capability''). Za zmínku stojí, že poměrně vysoká latence integrované L1 cache (způsobená kompromisem vzhledem k její velikosti) může poněkud limitovat výkon. Nicméně velikost cache v procesorech HP zůstává ohromující.