C166: Porovnání verzí
Smazaný obsah Přidaný obsah
Oprava drobných nepřesností. značka: editace z Vizuálního editoru |
m typografie, ČJ značka: editace z Vizuálního editoru |
||
Řádek 1:
'''C166''' je architektura
== Základní rysy ==
Řada C166 je originální architekturou pro [[vestavěný systém|embedded systémy]], zaměřenou na měření, regulaci a řízení. Jádro je inspirováno koncepcí [[RISC]], takže instrukce nespotřebují mnoho taktů, avšak instrukční soubor je poměrně rozsáhlý, dokonce obsahuje instrukce pro přímé bitové manipulace. Výborně integrované vnitřní periferie, velmi pružný systém přerušení a mapování sady obecných registrů dovolují velmi dobrou odezvu na externí události.
Rodina C166 patří k prvním architekturám, které integrovaly v jediném čipu velké množství periferií
== Procesory vycházející z řady C166 ==
Řádek 16:
| C166 || 80C166 || ST10F166 || původní jádro od fy Siemens
|-
| C167 || 80C167 || ST10F167 || rozšíření o PWM,
|-
| XC166 || XC167CI || ST10F269 || zrychlení násobení, rozšíření o DSP jednotku, 2 x CAN
Řádek 26:
== Jádro ==
Jádro řady C166 je ortogonální, nezaujme kromě instrukcí pro bitové manipulace žádnými zvláštními
Instrukční sada je poměrně jednoduchá a přehledná, obsahuje instrukce pro násobení 16 bitů x 16 bitů na 32 bitů a instrukce pro dělení 32 bitů / 16 bitů. Instrukce pro dělení trvá přes 20 taktů a je přerušitelná, aby nezhoršovala odezvy systému na časově kritické události. Instrukce pro násobení trvá u starší řady také několik taktů, u procesorů generace XC166 probíhá stejně rychle jako ostatní instrukce.
Jádro dovoluje pomocí DPP registrů nebo pomocí
=== Stavové registry jádra ===
* '''PSW'''
* '''IP'''
* '''CP'''
* '''SP'''
* '''CSP'''
* '''DPP0''', '''DPP1''', '''DPP2''', '''DPP3'''
* '''MDH''', '''MDL''', '''MDC'''
=== Univerzální registry ===
|