Soubor:FPGA cell example.png

Původní soubor(957 × 430 pixelů, velikost souboru: 7 KB, MIME typ: image/png)

Popis

Popis
English: An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.
Svenska: Exempel på hur en logisk cell i en FPGA kan vara uppbyggd, inkl. en 4-LUT (eller två 3-LUTar), en Fulladderare och en D-flip-flop. De två muxarna till höger får sina select-signaler satta vid programmeringen av cellen.
Datum
Zdroj Vlastní dílo
Autor Petter.kallstrom


Tento obrázek (skupina technology) by měl být vytvořen pomocí vektorové grafiky jako SVG soubor. To má několik výhod; podrobnosti najdete na stránce Commons:Media for cleanup. Je-li SVG verze tohoto obrázku již k dispozici, prosím nahrajte ji. Po nahrání nahraďte tuto šablonu šablonou {{Vector version available|jméno nového obrázku.svg}}.

Licence

Public domain Já, autor tohoto díla, jej tímto uvolňuji jako volné dílo, a to celosvětově.
V některých zemích to není podle zákona možné; v takovém případě:
Poskytuji komukoli právo užívat toto dílo za libovolným účelem, a to bezpodmínečně s výjimkou podmínek vyžadovaných zákonem.

Popisky

Přidejte jednořádkové vysvětlení, co tento soubor představuje

Položky vyobrazené v tomto souboru

zobrazuje

Historie souboru

Kliknutím na datum a čas se zobrazí tehdejší verze souboru.

Datum a časNáhledRozměryUživatelKomentář
současná2. 5. 2010, 19:20Náhled verze z 2. 5. 2010, 19:20957 × 430 (7 KB)Petter.kallstrom{{Information |Description={{en|1=An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.}} {{sv|

Tento soubor používá následující stránka:

Globální využití souboru

Tento soubor využívají následující wiki: