Soubor:4-fach-NAND-C10.JPG
Velikost tohoto náhledu: 481 × 600 pixelů. Jiná rozlišení: 192 × 240 pixelů | 385 × 480 pixelů | 967 × 1 206 pixelů.
Původní soubor (967 × 1 206 pixelů, velikost souboru: 1,6 MB, MIME typ: image/jpeg)
Historie souboru
Kliknutím na datum a čas se zobrazí tehdejší verze souboru.
Datum a čas | Náhled | Rozměry | Uživatel | Komentář | |
---|---|---|---|---|---|
současná | 10. 4. 2012, 17:12 | 967 × 1 206 (1,6 MB) | Dgarte | {{Information |Description=4-faches Nand-Gatter der Transistor-Transistor-Logik |Source={{own}} |Date= 1968 |Author= Dgarte |Permission= |other_versions= }} |
Využití souboru
Tento soubor používají následující 3 stránky:
Globální využití souboru
Tento soubor využívají následující wiki:
- Využití na ar.wikipedia.org
- Využití na bn.wikipedia.org
- Využití na ca.wikipedia.org
- Využití na de.wikipedia.org
- Využití na en.wikipedia.org
- Semiconductor device fabrication
- Semiconductor
- Moore's law
- Semiconductor industry
- 90 nm process
- 65 nm process
- International Technology Roadmap for Semiconductors
- ZMDI
- 32 nm process
- Transistor count
- 22 nm process
- 130 nm process
- 180 nm process
- Template:Semiconductor manufacturing processes
- 14 nm process
- 250 nm process
- 800 nm process
- 1 μm process
- 1.5 μm process
- 3 μm process
- 10 µm process
- 600 nm process
- 350 nm process
- Die shrink
- 10 nm process
- 45 nm process
- 5 nm process
- 7 nm process
- List of semiconductor scale examples
- User:Electron9/List of semiconductor scale examples
- 6 μm process
Zobrazit další globální využití tohoto souboru.