Hradlo OR

Hradlo OR, zkráceně jen OR, je logický člen, který realizuje operaci logické disjunkce. Z pravdivostní tabulky hradla OR vyplývá, že na výstupu hradla bude logická 1, pokud alespoň na jednom ze vstupů hradla bude signál, který odpovídá logické 1.

[1]

Pravdivostní tabulka
Vstupy Výstup
0 0 0
0 1 1
1 0 1
1 1 1
Schematická značka hradla OR dleANSI/MIL
Schematická značka hradla OR dle International Electrotechnical Commission

Logika hradlaEditovat

 

Implementace hradlaEditovat

 
CMOS hradlo OR
 
NMOS hradlo OR
 
PMOS hradlo OR
 
TTL hradlo OR

Náhrada hradla OREditovat

Hradlo OR je možné v zapojení elektronického obvodu nahradit pomocí hradel NOR nebo NAND.

Hradlo OR OR pomocí obvodů NAND OR pomocí obvodů NOR
     

Řada 4000Editovat

  • 4071: 4× hradlo OR se čtyřmi vstupy [2]
  • 4072: 2× hradlo OR se čtyřmi vstupy[3]
  • 4075: 3× hradlo OR se třemi vstupy[3]

Řada 7400Editovat

  • 7432: 4× hradlo OR s dvěma vstupy [4]

Související článkyEditovat

Externí odkazyEditovat

ReferenceEditovat

  1. PECINA, Josef; PECINA, Pavel. Základy číslicové techniky [online]. Pedagogická fakulta Masarykovy univerzity, 2007 [cit. 2021-05-01]. Dostupné online. (čeština) 
  2. Datasheet CD4071BC • CD4081BC [online]. Fairchield Semiconductor, 1987-10, rev. 2002-04 [cit. 2021-05-01]. Dostupné online. (angličtina) 
  3. a b Datasheet CD4071B, CD4072B, CD4075B [online]. Texas Instruments, rev. 1999 [cit. 2021-05-01]. Dostupné online. (angličtina) 
  4. Datasheet sn_7432 [online]. Texas Instruments, rev. 1996 [cit. 2021-05-01]. Dostupné online. (angličtina)